【DIY硬件频道】随着制造工艺的推进，5nm工艺节点已经在2020年实现量产，并在苹果A14 Boinic、高通骁龙888等移动平台上率先应用。在往下就是4nm、3nm工艺节点，按照目前台积电的规划，4nm工艺将会是5nm的升级版本，3nm会是全新的工艺，但台积电方面并没有透露过多关于3nm节点的细节。
作为对比，三星半导体在此前就不遗余力的宣传栅极全向场效应晶体管(GAAFET)，并计划在3nm的节点上率先应用。如果顺利的话，三星将会成为业界最早应用栅极全向场效应晶体管(GAAFET)类结构的半导体制造商。
在IEEE国际固态电路会议(ISSCC)上，三星晶圆厂的工程师分享即将推出的3纳米GAE MBCFET(多桥通道FET)制造技术的一些细节。栅极全向场效应晶体管目前有两种类型，典型的GAAFET称为纳米线，结构特点是”薄”鳍，第二种MBCFET则对应 ”厚”鳍的纳米片，栅极材料都围绕着沟道区域的四面。
纳米线和纳米片的实现很大程度上取决于设计，行业观察家一般用GAAFET来描述两者，此前被称为环绕栅极晶体管(SGT)，MBCFET是三星的商标。
第一款GAAFET曾在1988年演示过，也让更多人知道GAAFET技术的主要优势。GAAFET晶体管的结构允许设计者通过调整晶体管沟道的宽度(称“有效宽度”或“Weff”)，精确地调整实现高性能或低功耗。较宽的片可以在较高的功率下实现更高的性能，较薄/较窄的片则可以降低功耗和性能。另外，调整GAAFET还可以提高晶体管密度，让晶体管拥有更广泛的用途。三星在2019年的3GAE工艺设计套件0.1版本中，就包含四种不同的纳米片宽度，为早期设计者提供更高的灵活性，但目前不清楚三星是否增加更多的宽度，以增加设计的灵活性。
性能方面，与7LPP技术相比，三星3GAE节点将实现相同功率、相同复杂性下，提升30%的性能;在相同频率和复杂性能够降低50%的功耗;此外，3GAE还能带来高达80%的逻辑和SRAM晶体管混合晶体管的密度。
SRAM的可扩展性在近些年落后于逻辑单元，但现代系统级芯片在各种缓存中大量使用SRAM，提高可扩展性是一项至关重要的任务。三星在ISSCC上讨论如何利用其新型晶体管提高SRAM性能和可扩展性。三星半导体介绍了256Mb MBCFET SRAM芯片，裸片尺寸56mm2。虽然三星没有公布第一款3GAE逻辑芯片，但MBCFET技术对SRAM是有效的。
SRAM是一个六晶体管存储器单元：两个通门、两个上拉和两个下拉。FinFET设计中的SRAM单元使用相同通道宽度的晶体管。三星为了在MBCFET上实现可调整通道宽度，提出两种方案：第一种方案是使用通道较宽的晶体管做通门和下拉;另一种方案是使用通道较宽的晶体管做通门，使用通道较窄的晶体管做下拉。IEEES报道称，三星通过使用通道较宽的晶体管做通门，使用通道较窄的晶体管做上拉，三星成功地将写入电压比普通SRAM单元降低230mV。
三星电子副总裁Taejoong Song在IEEE国际固态电路会议上发表演讲，会上概述纳米片晶体管的关键优势：”使用FinFET晶体管已有十年之久，在到达3纳米时将使用栅极全能晶体管，展望未来、团队相信，Nanosheet结构晶体管将会是一个成功的设计，因为它们提供“高速度、低功耗和小面积”。
与FinFET晶体管相比，新型晶体管拥有设计灵活(调整晶体管通道的“有效宽度”或“Weff”方面)、更具潜力的SRAM IC(降低切换电池状态所需的最低电压)、更高性能晶体管(较小的面积内消耗较少的功率)等优势。预计未来几年，FinFET晶体管设计将让位于堆叠式纳米片晶体管。
